Principal Hardware Architect / Architecte matériel principal H-F
hace 13 horas
Biot
DescriptionPrincipal Hardware Architect (H/F)Localisation : Sophia Antipolis FranceArteris connecte l’innovationNotre technologie aide les entreprises les plus visionnaires au monde — des startups aux leaders du Fortune 500 à concevoir des semi-conducteurs plus intelligents et plus performants, notamment des SoC et des chiplets.De la voiture que vous conduisez à l’IA dans le cloud, Arteris connecte les technologies innovantes qui façonnent le monde de demain.Votre rôle en tant qu’Architecte Cache Coherency chez ArterisEn tant que Principal Hardware Architect chez Arteris, vous jouerez un rôle clé dans la définition, l’optimisation et l’évolution des solutions de cohérence de cache au sein du portefeuille avancé d’IP d’Arteris.Votre mission principale consistera à concevoir des interconnexions cohérentes de nouvelle génération et à garantir leur intégration fluide avec les autres interconnexions NoC et System IP d’Arteris, afin d’assurer une communication efficace et cohérente entre processeurs, accélérateurs et unités fonctionnelles.Vous travaillerez en étroite collaboration avec les équipes de conception matérielle, de vérification, de développement logiciel ainsi qu’avec les équipes produit et commerciales pour délivrer des solutions NoC haute performance, basse consommation et hautement fiables.Responsabilités clés 1. Architecture de cohérence de cacheApporter votre expertise et évaluer les protocoles de cohérence de cache standards de l’industrie, ainsi que le protocole propriétaire utilisé dans les IP NoC hautement configurables d’ArterisConcevoir des architectures de cohérence de cache complètes, évolutives et robustes, alignées avec les architectures SoC globalesAnalyser les exigences clients pour des systèmes cohérents complexes, y compris le partitionnement en chiplets via des architectures die-to-die et chip-to-chip basées sur des standards tels que CHI C2C, UAlink, UCIe et PCIeDéfinir les objectifs de performance, puissance et surface (PPA) pour les IP configurables2. Intégration NoCCollaborer avec les équipes SoC pour assurer une intégration fluide de la cohérence de cache dans l’architecture globaleOptimiser l’architecture et la micro-architecture de cohérence au sein du NoC afin de réduire la latence et d’augmenter la bande passante3. Performance et optimisation énergétiqueIdentifier les goulots d’étranglement en performance et les problématiques de consommation énergétiqueProposer et mettre en œuvre des solutions innovantes pour améliorer l’efficacité globaleCollaborer avec les équipes matérielles et logicielles pour vérifier et optimiser les mécanismes de cohérence4. Vérification des protocolesAccompagner les équipes de vérification dans la définition de stratégies de vérification garantissant la robustesse et la conformité des protocoles de cohérenceSoutenir les équipes d’émulation lors des phases de test et de debug afin de valider les comportements de cohérence en conditions fonctionnelles et de performance variées5. Collaboration transverseInteragir avec les équipes marketing et commerciales afin de recueillir les besoins clients et les exigences marchéCollaborer étroitement avec les équipes de conception matérielle, logicielle et d’architecture systèmeFournir une expertise technique aux équipes Application Engineering pour faciliter l’intégration des produits chez les clients6. Veille technologique et innovationAssurer une veille active sur les avancées en cohérence de cache, technologies NoC et interfaces die-to-dieÉvaluer les nouveaux standards, méthodologies et tendances industrielles et proposer leur intégration dans les IP Arteris7. Documentation et communicationRédiger une documentation technique détaillée : spécifications d’architecture, guides de conception, white papersCommuniquer efficacement des concepts techniques complexes à des interlocuteurs techniques et non techniquesProfil recherchéQualifications requisesDiplôme d’ingénieur, Master ou équivalent en électronique, informatique ou domaine connexeExpérience confirmée en tant qu’Architecte Cache Coherency, architecte SoC/NoC ou ingénieur conception avancéeExcellente maîtrise des architectures SoC et NoC, des protocoles de cohérence de cache et des hiérarchies mémoireSolide compréhension de l’interaction entre caches et interconnexions NoCConnaissance des langages de description matérielle (HDL) et des outils de conception SoCExcellentes capacités d’analyse, de résolution de problèmes et vision architecturaleTrès bonnes compétences en communication et collaboration transverseAtouts appréciésExpérience dans la conception de systèmes cohérents complexesConnaissance approfondie des standards CHI, UCIe, PCIe, UAlinkContribution à des projets IP NoC ou SoC à forte visibilité industrielleFormationDiplôme d’ingénieur, Master ou Doctorat en électronique, informatique ou domaine connexe, ou expérience professionnelle équivalenteRémunérationSalaire de base estimé : 65 000 à 100 000 brut annuel.La rémunération finale sera déterminée en fonction du lieu, de l’expérience et de l’équité interne pour des postes similaires.À propos d’Arteris Arteris est un leader mondial des System IP pour semi-conducteurs, permettant d’accélérer la conception de silicium haute performance et basse consommation. Les solutions Network-on-Chip (NoC) d’Arteris et ses logiciels d’automatisation de l’intégration SoC sont utilisés par les plus grandes entreprises technologiques afin d’améliorer les performances, la productivité des équipes d’ingénierie, de réduire les risques et les coûts, et d’accélérer la mise sur le marché de conceptions complexes.Principal Hardware Architect (H/F)Location: Sophia Antipolis FranceArteris connects innovationOur technology helps the world’s most visionary companies—from startups to Fortune 500 leaders—build smarter, faster semiconductors, specifically SoCs and chiplets. From the car you drive to the AI in the cloud, Arteris connects the innovative technology that shapes tomorrow.What You’ll Do as a Cache Coherency Architect at ArterisAs a Principal Hardware Architectat Arteris, you will be a key contributor in defining, optimizing, and evolving cache coherency solutions within Arteris’ advanced IP portfolio.Your primary focus will be on developing cutting-edge cache-coherent interconnect IP and ensuring seamless integration with other NoC interconnects and system IP, enabling efficient and coherent communication between multiple processor cores, accelerator cores, and functional units.You will collaborate closely with hardware designers, verification engineers, software developers, product teams, and customer-facing teams to deliver high-performance, power-efficient, and reliable NoC IP solutions.Key Responsibilities1. Cache Coherency ArchitectureProvide expertise and evaluate industry-standard cache coherency protocols, as well as Arteris’ proprietary coherency protocol used within our highly configurable NoC IPDevelop scalable and robust cache coherency architectures aligned with overall System-on-Chip (SoC) designsAnalyze customer requirements for cache-coherent system architectures, including partitioning large designs into chiplets using die-to-die and chip-to-chip standards such as CHI C2C, UAlink, UCIe, and PCIeDefine performance, power, and area (PPA) targets for configurable IP2. NoC IntegrationCollaborate with SoC design teams to ensure seamless integration of cache coherency into system architecturesOptimize cache coherency architecture and microarchitecture within the NoC to reduce latency and increase bandwidth3. Performance and Power OptimizationAnalyze performance bottlenecks and power consumption challengesPropose and implement innovative solutions to improve overall efficiencyWork closely with hardware and software teams to verify and optimize cache coherency mechanisms4. Protocol VerificationSupport verification teams in defining verification strategies to ensure correctness and robustness of cache coherency protocols and their implementation within the NoC IPSupport emulation teams in testing and debugging to validate cache coherency behavior across functional and performance scenarios5. Cross-Functional CollaborationInteract with marketing and sales teams to capture customer input and understand market and product requirementsCollaborate with hardware design, software development, and system architecture teams to address technical needs and challengesProvide technical expertise and support to Application Engineering teams to assist with customer integration of Arteris products6. Industry Research and InnovationStay up to date with the latest advancements in cache coherency, NoC technologies, and die-to-die interfacesEvaluate emerging standards, methodologies, and industry trends, and propose their adoption to enhance Arteris’ NoC IP offerings7. Documentation and CommunicationProduce detailed technical documentation, including architecture specifications, design guidelines, and white papersCommunicate complex technical concepts clearly to both technical and non-technical stakeholdersWhat You BringRequired QualificationsBachelor’s or Master’s degree in Electrical Engineering, Computer Engineering, or a related fieldProven experience as a Cache Coherency Architect, SoC/NoC Architect, or senior design engineerIn-depth knowledge of SoC and NoC architectures, cache coherency protocols, and memory hierarchiesStrong understanding of cache hierarchies and their interaction with NoC interconnectsFamiliarity with hardware description languages (HDLs) and SoC design toolsStrong analytical, problem-solving, and system-level thinking skillsExcellent communication and collaboration abilitiesPreferred QualificationsExperience designing complex coherent systemsStrong knowledge of CHI, UCIe, PCIe, UAlink, and related standardsPrior experience contributing to NoC IP or large-scale SoC projectsEducation RequirementsBachelor’s, Master’s, or PhD degree in a relevant engineering field, or equivalent professional experienceCompensationEstimated Base Salary: 65,000 to 100,000 annually.Final compensation will be determined based on location, experience, and internal equity for similar roles.About ArterisArteris is a global leader in system IP used in semiconductors to accelerate the creation of high-performance, power-efficient silicon. Arteris’ Network-on-Chip (NoC) interconnect IP and system-on-chip (SoC) integration automation software are used by the world’s top semiconductor and technology companies to improve performance, engineering productivity, reduce risk, lower costs, and bring complex designs to market faster.
